自2020年起，有关台积电3纳米代工工艺的消息便屡出不穷，台积电本身也是宣布将在今年实行3纳米芯片的风险试产，以及将于明年正式开展有关3纳米芯片工艺的代工量产。舆论的引导、加上台积电的“品牌效应”，让业内外人士一致认为台积电将会是最先拿出3纳米成品的代工厂商。却不料三星半道出现，率先推出3纳米芯片，打了台积电一个措手不及。
我是柏柏，90后科技爱好者。今天带大家了解的是：全球首枚3纳米芯片的诞生，“三星SRAM存储芯片”，以及三星、台积电的现状分析。
IEEE ISSCC国际固态电路大会中，三星向全球展示了自家的3纳米成果即“SRAM 存储芯片”，这是全球首枚采用3纳米工艺的芯片。该枚芯片的容量为32GB，面积为56平方毫米。三星推出3纳米工艺的“SRAM”芯片，不仅代表着3纳米工艺从理念走向实践，还是三星3纳米工艺落地传统的第一步。
值得一提的是：三星此次成功突破传统的晶体管结构，在其推出的“SRAM”存储芯片中，三星大胆采用GAAFET（环绕栅极场效应晶体管）技术。在减少耗能的同时，大幅度提高芯片性能和晶体管数量。拿“SRAM”存储芯片来说：采用3纳米工艺打造，融入GAAFET技术的“SRAM”存储芯片。在性能上提升了近30%，耗能下降了近50%，在相同大小的电流下，运行能源仅需0.23V。
看到这里，可能很多人对三星采用的“GAAFET（环绕栅极场效应晶体管）”技术，不是很了解，在这里简单为大家介绍一下。
GAAFET（环绕栅极场效应晶体管）技术分为两种，一种是常规的GAAFET，另一种则是MBCFET(多桥通道场效应晶体管）。在这里穿插一点，目前中芯国际N+1、N+2工艺，以及台积电的芯片代工工艺采用的都是FINFET技术，也就是我们常说的鳍式场效应晶体管。
与FINFET相比，GAAFET（环绕栅极场效应晶体管）和MBCFET(多桥通道场效应晶体管）在排列上更加紧密。特别是MBCFET(多桥通道场效应晶体管），宽厚的鳍顶芯片，能够让制程芯片通过多通道，大幅降低耗能。简而言之，在容纳晶体管数量和耗能上，GAAFET（环绕栅极场效应晶体管）和MBCFET(多桥通道场效应晶体管）要优于FINFET。
简而言之，以目前的情况来看，三星的3纳米工艺在芯片的耗能和性能上的优化，要优于台积电的3纳米工艺。之所以这样说，是因为台积电对外宣称自家的3纳米工艺依然采用FINFET技术，而且与自家的5纳米工艺相比；台积电的3纳米芯片工艺的晶体管密度提升了70%，性能提升了11%，耗能降低了27%。三星的3纳米工艺晶体管数量提升了80%，最高耗能下降可达50%，性能提高30%。
但需要注意的是，由于三星是首次在芯片工艺中采用MBCFET(多桥通道场效应晶体管）技术，相比较主流的FINFET，经验不足，技艺不成熟势必会导致三星面临新的问题，例如一直被人诟病的良品率问题。看到这里，可能大伙会问，三星率先推出世界上首枚3纳米芯片，是不是意味着三星在芯片代工领域中已经赶超台积电了呢？答：不是。
可能很多人都忽略了一点，与业务繁多的三星集团相比，台积电只是一家芯片代工厂。换句话说，台积电只负责芯片的加工生产，并不负责芯片的设计，目前的芯片厂商并没有将自己设计好的3纳米芯片正式交给台积电生产，而台积电本身也处于3纳米工艺的风险试产阶段。因此台积电首发3纳米芯片的机会，被三星拿走了。
需要注意的是，台积电是最先突破3纳米芯片工艺的代工厂商。三星是世界上首发3纳米芯片的芯片代工厂商，这一点大家不要混淆。目前台积电与三星正处于3纳米工艺的风险试产阶段，从某种意义上说，台积电与三星站在同一条起跑线上。
在商务合作方面，目前并没有一家厂商宣布使用三星的3纳米工艺，反观台积电旗下，苹果、AMD、高通、英伟达等半导体巨头，都在等待着台积电3纳米工艺正式投入量产的那一天。此外，英特尔也宣布将把自己的芯片交给台积电去生产。
说完台积电、三星，再来谈一下中国大陆的中芯国际。科学技术的进步，提高了芯片代工领域的准入门槛，也为芯片代工厂商带来了新的挑战。目前中国大陆的中芯国际，其代工工艺已经达到了7纳米的水准。
虽说与台积电、三星相比，中芯国际的代工技术比较落后，但面对老美设备、技术的双重施压，中芯国际在没有EUV光刻机的前提下，依然突破7纳米工艺，属实不易。另外，ASML公司向我们出售自家的DUV光刻机，在某种程度上也促进了中芯国际芯片代工业务的发展。
在光刻机领域，清华大学的SSMB光源、哈工大的EUV光源、上海微电子的28纳米光刻机、华卓精科的双工件台，以及中科院的5纳米激光雕刻技术，都为我国的半导体事业做出了卓越的贡献。希望国产半导体能够愈发强大，早日掌握核心技术。
